

ETAPA DE CONTROL Y SENSADO DEL POLICROMADOR MEMS

Aróztegui, Walter ; Ricci, Edgardo ; Martín, Lautaro; Rapallini, José A. y Quijano, Antonio A.
Centro de Técnicas Analógicas Digitales, UIDET CeTAD, Universidad Nacional de La Plata

walter.aroztegui@gmail.com, edgarricci@gmail.com, josrap@ing.unlp.edu.ar

Palabras claves: Microsistemas, CMOS; MEMS, fotodiodos

Resumen

En el marco del proyecto de Microsistemas Colaborativos que se desarrolla en la UIDET – CeTAD, se propone el diseño, análisis y ensayo de distintos módulos MEMS, en particular su control, actuación y análisis con dispositivos de microelectrónica en tecnología CMOS. Dentro de los Microsistemas en desarrollo se destaca una aplicación para la detección de gases, mediante el diseño de un policromador MEMS, la etapa de control del mismo y un análisis para la solución de la detección a través de un diseño de sensor de imagen CMOS. Estos dos últimos son descriptos en el presente trabajo.

Introducción

Los componentes presentados aquí, si bien pueden analizarse y funcionar como dispositivos independientes, se incluyen como etapas de un módulo en un proyecto mayor de microsistemas colaborativos. En el mismo, diferentes circuitos individuales con módulos particulares y distintos de acción o análisis de entorno, colaboran entre sí en la resolución de problemas determinados en ambientes o circunstancias donde las dimensiones de microsistemas más complejos perjudiquen el funcionamiento. Éste puede ser el caso de acciones o análisis sobre conductos de reducida envergadura.

En artículos anteriores realizados en función de definir el estado del arte [1][2] fueron presentadas características de redes de difracción, como estructuras periódicas que afectan la amplitud y fase de una onda incidente de acuerdo al perfil de la superficie y las condiciones del medio por el que atraviesa la luz al acceder al dispositivo. Al analizar una red de difracción, se observa que la onda incidente es difractada tal como lo predice la ecuación de Bragg.(1)

$$k\lambda/p = \sin(\alpha) + \sin(\beta) \quad (1)$$

Bragg relaciona el ángulo de la onda reflejada α y el de la incidente β con la longitud de onda λ (m) de la misma, el periodo p (m) de la red y el orden k de la onda reflejada.

Las redes que modulan amplitud están integradas por cintas alternadas o formando patrones particulares, construidas con una superficie de material reflectante (“Fig.1”). El uso de conmutadores MEMS [3][4] (MEMS switches) con actuación electrostática para la fabricación de redes de difracción, da lugar a estas redes que operan por modulación de fase por reflexión, con superficie plana y con forma rectangular.

Por la complejidad de la predicción del comportamiento del dispositivo es necesaria una simulación detallada del mismo en un software adecuado para esta tarea.

A partir de aquí, se describe el funcionamiento de la etapa de control, así como su implementación esquemática y layout sobre un CAD apropiado. La propuesta está asociada con una etapa de actuación para que la red MEMS reproduzca el espectro correspondiente a un determinado gas. Esto implica que el circuito deberá conocer qué deflexión ordenar a cada espejo en función del gas a censar. De aquí se desprende que la etapa de control estará conformada por un bloque de memoria y por uno de control. En la memoria se

encuentran almacenados cierta cantidad de arreglos de datos. Cada uno de estos arreglos dispone de la información para que todas las microvigas puedan generar el espectro del gas en particular.




Fig. 1 El policromador difracta cada longitud de onda en un ángulo determinado en función de la posición vertical de las cintas (flat micromirrors)

Cada uno de los datos de los arreglos representa la altura que tiene que tomar cada espejo. Las etapas de salida son las encargadas de la actuación sobre las microvigas. Estas etapas se pueden modelar, en un principio como una serie de llaves, una por cada nivel de tensión que presente la fuente, para delimitar el abanico discreto de deflexiones para cada microviga.

Parte experimental

Control del policromador

Se plantea un sistema digital como control de posición de las microvigas del policromador. El mismo se representa en la "Fig. 2", como diagrama de bloques.

En el sistema propuesto, desde la fuente se disponen de varios valores de tensión continua, que por la acción de la etapa de control sobre las etapas de salida, se aplican a las microvigas, logrando el control de la posición de las mismas y así formar el patrón deseado por la red de difracción. Por medio de una línea externa se puede seleccionar el patrón que se desea que la red forme. Los patrones de la red estarán cargados previamente en la etapa de control, más específicamente en el bloque de memoria.

Como se mencionó, las etapas de salidas estarán formadas por un arreglo de llaves. Estas llaves analógicas serán comandadas por la etapa de control de manera digital, por medio de un decodificador, habilitando la aplicación de solamente una tensión hacia la microviga y deshabilitando al resto. Una de las propuestas para la implementación de esta etapa es la utilización de compuertas Transsmition-Gate (TG) como llaves y compuertas lógicas para el decodificador, dado que este trabajo está orientado a las microtecnologías, y en particular a la microelectrónica.

Uno de los parámetros del sistema a tener en cuenta desde el principio del diseño es la cantidad de niveles de tensión previamente mencionados, ya que esta cantidad definirá cuan preciso será el control sobre las microvigas, dado que cada uno de ellos nos dará una altura. Además esta cantidad también definirá el número de entradas a manejar por las etapas de salida y los bits que utilizará la etapa de control.

El desarrollo de este trabajo está dado bajo la hipótesis en la cual se disponen de 4 niveles de tensión desde la fuente y se tienen 4 patrones a formar por la red.




Fig. 2 – Diagrama en bloques del sistema de control

Etapas Diseñadas

Etapas de control

Esta etapa se presenta como un bloque que tiene un bus de 2 bits para la selección de patrón y como salida presenta n buses de 2 bits, donde n es la cantidad de microvigas a controlar. Los 2 bits de salida de cada bus representan una de hasta 4 posibles alturas que cada microviga puede tomar.

La propuesta para implementar el funcionamiento descrito en esta etapa este basada en circuitos combinatorios [5], más específicamente en multiplexores 4 a 1 de 2 bits de ancho de bus. Se contará con n de estos multiplexores, los cuales tendrán como entrada de control a la señal proveniente de la selección externa y las entradas de los multiplexores serán los valores de las posiciones de cada microviga de acuerdo con los patrones que se desean formar.

En un principio las entradas de los multiplexores serán fijas, es decir que estarán conectadas directamente a '1' o '0', según corresponda. Esto significa que los patrones serán fijos para el dispositivo una vez fabricado.

Teniendo descripta la función que debe llevar a cabo esta etapa y también los componentes que se deberán usar para la misma, se dispone a diseñar estos últimos. Primero se diseña el esquemático, se simula y luego se diseñan las máscaras que se utilizarán en el proceso de fabricación del dispositivo. Dado que aquí se usará tecnología CMOS, las unidades mínimas de diseño, tanto como para el esquemático como para el layout serán transistores PMOS y NMOS.

Luego del diseño del esquemático del circuito se procede a simularlo y a evaluar su comportamiento. Cabe aclarar que la simulación no se efectúa con un modelo de transistor funcional, sino con un modelo real. Para tal fin se desarrolla un banco de pruebas, en el cual, en las entradas de habilitación $En[1..0]$ se inyectan los 4 valores posibles de estos dos bits (4 patrones). En las 4 entradas de datos se setean los valores '11', '10', '01' y '00'.

Sabiendo que el circuito se comporta como se desea, se procede al diseño de las máscaras. Partiendo de celdas básicas previamente diseñadas (p.e. compuertas nand, nor, inv, etc.) se realiza el layout del multiplexor, tal y como se observa en la "Fig. 3".

Cabe destacar que teniendo la celda del multiplexor 4:1 de 2 bits de bus, no queda más que replicarla en el diseño tantas veces como microvigas se tengan.

Etapas de salida

Esta etapa se presenta como un bloque que tiene como entrada cuatro niveles de tensión continua distintos, provenientes de la fuente y además dos bits de control, desde la etapa anterior. En éstos se tiene la información que decide cuál de las cuatro tensiones de la

fuente será aplicada a la microviga.

Esto se efectúa por medio de la única línea de salida que dispone esta etapa. En la “Fig. 4” se puede apreciar un diagrama en bloques de la misma. El funcionamiento de esta etapa se puede dividir en dos partes: decodificación de la señal de control y la habilitación de las llaves.

La primer parte se lleva a cabo por medio de un decodificador 2 a 4. Éste recibe la señal de 2 bits de la etapa de control y los decodifica de modo de enviar la señal de habilitación a una de las 4 tensiones de la fuente. En el caso que desde la etapa de control se reciba un ‘10’, se debe habilitar la tensión “U2” para que se le aplique a la microviga, para lo cual el vector $En[3..0]$ deberá tomar el valor ‘0100’.




Fig. 3 Layout del mux del circuito de control




Fig. 4 – Diagrama en bloques de la etapa de salida

El diseño del decodificador sigue las mismas directivas que las usadas para el multiplexor 4:1 de 2 bits

La segunda parte de esta etapa consta de un arreglo de 4 llaves. Cada una de estas está conectada a una de las tensiones (analógicas) que entrega la fuente y están comandadas por las señales de habilitación (digitales) provenientes del decodificador.

Una de las opciones para la implementación de esta parte de la etapa de selección son las compuertas TG. Se consideró esta opción dado que las TG son controladas de forma digital y pueden manejar tensiones continuas.

El contenido de la memoria, en un principio se propone fijo, es decir sólo de lectura. No se pueden cambiar su contenido una vez fabricado el circuito. Como un desarrollo posterior a este trabajo se puede proponer como mejora que la memoria sea de lectura y escritura, de forma de hacer mucho más versátil al dispositivo, permitiendo así que se reconfigure dinámicamente.

Las etapas de control, tanto las de cada espejo, como la que controla a toda la MEMS se describieron en lenguaje de descripción de hardware VHDL y simularon para evaluar su comportamiento en un dispositivo FPGA por medio de una plaqueta de desarrollo.

Sistema de detección

a. *Análisis de detección a través de un diseño de un sensor de imagen CMOS.*

El coeficiente de absorción óptica α del material depende de la longitud de onda λ de los fotones incidentes. Es posible en un proceso CMOS disponer de junturas P-N a diferentes profundidades que pueden ser además moduladas con la tensión de polarización. El decaimiento exponencial de la intensidad (I) de la luz, y por lo tanto de la tasa de fotogeneración (G) de pares electrón-hueco (e-h), al penetrar en el material, de acuerdo a la ley de Beer-Lambert es de la forma $G \propto e^{-\alpha x}$, y se puede explotar para construir sensores con diferentes sensibilidades a diferentes colores.

Los fotones de distintas longitudes de onda alcanzan profundidades de penetración x_p diferentes, en función de las características del material sobre el que inciden.

La "TABLA III" presenta los rangos de valores de la constante α y x_d para la absorción de los colores azul, verde y rojo del espectro en silicio, de acuerdo a su coeficiente de absorción $\alpha = f(\lambda)$. Se define $x_d = 1/\alpha$ como la profundidad a la cual la intensidad de la luz absorbida en el material decae 63% respecto de su valor en la superficie. Los valores indican que las longitudes de onda más cortas son absorbidas cerca de la superficie del silicio, mientras que las longitudes de onda más largas lo hacen a mayores profundidades. Lo mismo ocurre en general en todos los semiconductores [7].

TABLA III

	Longitud de onda λ [nm]	Coefficiente de absorción α [10^3 cm^{-1}]	Profundidad de penetración x_d [μm]
Azul	440 – 490	31.1 – 12.7	0.32 – 0.78
Verde	495 – 570	11.1 – 5.32	0.90 – 1.88
Rojo	620 – 675	3.5 – 2.314	2.84– 4.32

b. Diseño de sensores

De los sensores básicos, fueron elegidos los sensores activos, denominados Active Pixel Sensor (APS). Presentan una arquitectura compleja, con mayor cantidad de transistores pero una mejor relación señal a ruido que los sensores pasivos [8]. La tensión en el fotodiodo, proporcional a la carga fotogenerada, es sensada con un transistor en configuración seguidor de fuente, que cumple la función de transductor o amplificador de transresistencia, transformando las variaciones de corriente fotogeneradas en variaciones de tensión a su salida. Esto hace que la relación señal/ruido de los APS sea elevada. Un transistor de reset es necesario dado que la lectura no remueve la carga acumulada en el fotodiodo [8].

c. Implementación evaluativa

Se realizó para la evaluación de la tecnología y una aproximación al sistema de sensado, una estructura de píxeles con tres fotodiodos. La arquitectura APS permite tener una única salida para los tres fotodiodos de un pixel, sin importar cuál sea la configuración utilizada. Esta característica simplifica considerablemente la medición de los sensores cuando se implementa un arreglo de píxeles, y resulta más ordenada para lograr información sobre la detección.

Los circuitos se diseñaron en tecnología CMOS de 600 nm de longitud de canal. Se realizaron dos matrices de 4x4 píxeles, una para cada configuración de fotodiodos, ambas con multiplexores de selección y buffer de salida independientes, pero compartiendo las entradas de tensiones de polarización, alimentación y selección de pixel. (Fig.5)

Se intentó mantener en lo posible las dimensiones de las dos matrices, evaluando su desempeño y comparando resultados que fueron satisfactorios, descriptos en detalle en el trabajo de graduación del Ing. Mauro Escobar [9]

En las Fig 6 y 7 se muestra el componente y la sala limpia donde se realizaron las mediciones.




Fig. 5 Capturas del diseño del sensor para ambas matrices

Conclusiones

Se ha presentado un sistema de control para el desarrollo de un policromador MEMS y el diseño de un sensor de imagen en tecnología CMOS para realizar una evaluación de la tecnología en función de diseñar el sistema de sensado de la señal resultante. El funcionamiento de las distintas partes constitutivas del microsistema se realizará, tal como se hizo con la parte de sensado, en ensamblajes parciales con diferentes tecnologías (circuitos discretos, FPGA) y a partir de estos resultados, se prevé realizar una complementación de los esfuerzos individuales y tender a una propuesta de implementación del sistema completo integrado.




Fig. 6 Componente fabricado



Fig 7 Mesa de medidas en sala blanca

Referencias

1. L. Martín, W. Aróztegui, J. Rapallini y A. Quijano, "Diseño de policromador MEMS," en IV Cong. μ EA, Bahía Blanca, Buenos Aires, Argentina. Septiembre de 2013.
2. L. Martín, W. Aróztegui, J. Rapallini y A. Quijano, "Diseño de dispositivos MEMS. Redes de difracción programables," en IV Cong. μ EA, Bahía Blanca, Buenos Aires, Argentina. Septiembre de 2013.
3. W. Aróztegui, J. Osio, J. Rapallini y A. Quijano, "Parámetros de diseño en conmutadores electrostáticos MEMS," en XVII Workshop IBERCHIP (IWS' 2011), Bogotá, Colombia. Febrero de 2011
4. W. Aróztegui, J. Osio, J. Rapallini, J. Ocampo y A. Quijano, "RF-MEMS: conceptos, evolución y mercado," en Primeras Jornadas de Investigación y transferencia, La Plata, Buenos Aires, Argentina. Abril de 2011.
5. R. Baker, "CMOS: Circuit Design, Layout and simulation, 3rd edition," Capítulo 12. John Wiley & Sons, 2008.
6. Quijano, J. Rapallini, W. Aróztegui y J. Ocampo, "Microtecnología, conceptos y evolución," en Congreso Mundial de Ingeniería, Buenos Aires, Argentina. Octubre de 2010
7. S. Sze, Physics of Semiconductor Devices. New York: Wiley, 1981.
8. E.R. Fossum, "Active pixel sensors: Are CCD's dinosaurs?," in Proc. SPIE, Charged-Coupled Devices and Solid State Optical Sensors III, vol. 1900, 1993, pp. 30–39
9. Trabajo Final 'Sensor de Imagen CMOS', Escobar Mauro, CeTAD, Fac. Ing. – UNLP.