Adopción de Verilog en materias de diseño digital

Abstract

El presente trabajo describe la migración realizada por el grupo de investigación en lógica programable (GILP-UNLaM) del lenguaje descriptivo de hardware VHDL hacia Verilog. Esto se realizó en el marco de un proyecto de investigación sobre la arquitectura RISC-V, cuyo objetivo consistió en migrar el núcleo de un procesador RISC-V previamente elaborado por dicho grupo en VHDL a Verilog. El desarrollo del procesador RISC-Vp escrito en VHDL fue limitado en ciertas pruebas debido a que las herramientas de desarrollo y depuración ofrecen algunos análisis solo a proyectos diseñados usando Verilog. Surgió entonces la necesidad de migrar el desarrollo a Verilog y adoptar el mismo como lenguaje predeterminado para nuevos diseños. Como resultado intermedio de esta migración se elaboró un curso de aprendizaje de diseño digital utilizando Verilog como lenguaje descriptivo de hardware. Se analizan la necesidad de dicho curso y los objetivos que busca alcanzar el mismo. Actualmente se encuentra incorporado dentro de la currícula de Ingeniería en Electrónica en la materia de programación de hardware.