http://sedici.unlp.edu.ar:80/handle/10915/121186 2026-11-05T12:03:42Z 2026-11-05T12:03:42Z Jaquenod, Guillermo A. http://sedici.unlp.edu.ar:80/handle/10915/171054 2024-10-03T04:13:01Z 1984-01-01T00:00:00Z

Objeto de conferencia V Congresso Brasileiro de Automática - CBA 1984 (1984, Brasil) La incorporación de capacidad de cómputo en dispositivos mecánicos de manufactura y manipulación de objetos ha permitido ampliar notablemente la potencia funcional de dicho equipamiento, al permitir programarlos con facilidad asegurando una repetibilidad de operación no obtenible por medios mecánicos (máquinas de control numérico, P.L.C., etc.). La evolución actual de la tecnología tiende a agregarles la capacidad de adaptación, permitiendo optimizar ciertos parámetros de operación (velocidad, consumo de energía) con una mayor versatilidad. En esta etapa, los sistemas de percepción (sensores), cumplen una tarea crítica, siendo uno de los más importantes el de percepción visual, dado que facilita notablemente la tarea de reconocimiento y localización de cuerpos para su posterior manipulación. En este trabajo se describe un equipo desarrollado para el reconocimiento y localización de figuras bidimensionales, en condiciones ambientales controlables (ausencia de ruido y alto contraste).; Computing capabilities for mechanic devices used in manufacturing and handling improved the repeatability of the operation of Numeric Control Machines, P.L.C.'s, etc. Versatility is also added when adaptability is made available. At this stage, sensing devices and especially those that allow the machine to find and recognize objects, play a role of paramount importance in the system's structure. This paper describes the algorithm and equipment developed for locating and recognizing 2-D objects in an ideal noise-free, high-contrast environment. The system is based on an 8 bits microprocessor coding each figure as a separate Freeman-chain. Moments up to order 2, and number and kind of vertices are computed for every figure within the field and compared to those in a reference data base. The position is evaluated for a complete identification of the object.

1984-01-01T00:00:00Z La incorporación de capacidad de cómputo en dispositivos mecánicos de manufactura y manipulación de objetos ha permitido ampliar notablemente la potencia funcional de dicho equipamiento, al permitir programarlos con facilidad asegurando una repetibilidad de operación no obtenible por medios mecánicos (máquinas de control numérico, P.L.C., etc.). La evolución actual de la tecnología tiende a agregarles la capacidad de adaptación, permitiendo optimizar ciertos parámetros de operación (velocidad, consumo de energía) con una mayor versatilidad. En esta etapa, los sistemas de percepción (sensores), cumplen una tarea crítica, siendo uno de los más importantes el de percepción visual, dado que facilita notablemente la tarea de reconocimiento y localización de cuerpos para su posterior manipulación. En este trabajo se describe un equipo desarrollado para el reconocimiento y localización de figuras bidimensionales, en condiciones ambientales controlables (ausencia de ruido y alto contraste). Computing capabilities for mechanic devices used in manufacturing and handling improved the repeatability of the operation of Numeric Control Machines, P.L.C.'s, etc. Versatility is also added when adaptability is made available. At this stage, sensing devices and especially those that allow the machine to find and recognize objects, play a role of paramount importance in the system's structure. This paper describes the algorithm and equipment developed for locating and recognizing 2-D objects in an ideal noise-free, high-contrast environment. The system is based on an 8 bits microprocessor coding each figure as a separate Freeman-chain. Moments up to order 2, and number and kind of vertices are computed for every figure within the field and compared to those in a reference data base. The position is evaluated for a complete identification of the object. Gastaldi, Guillermo Rapallini, José Antonio Pascual, Héctor Osvaldo http://sedici.unlp.edu.ar:80/handle/10915/146015 2022-11-18T04:07:13Z 2001-01-01T00:00:00Z

Objeto de conferencia IX Jornadas de Jóvenes Investigadores de AUGM "Ciencia y tecnología para la integración regional" (Rosario, 2001) El objetivo del presente trabajo es describir la metodología de Codiseño Hardware/Software aplicada al desarrollo de un sistema de medida digital de impedancia en tiempo real. En esta etapa, razón de esta presentación, se utilizarán herramientas de software para simulación en tiempo real y realizar la simulación funcional del sistema, para pasar a una etapa posterior, en donde se estudiará sobre el mismo ambiente de desarrollo la posibilidad de realizar la partición y síntesis del sistema.

2001-01-01T00:00:00Z El objetivo del presente trabajo es describir la metodología de Codiseño Hardware/Software aplicada al desarrollo de un sistema de medida digital de impedancia en tiempo real. En esta etapa, razón de esta presentación, se utilizarán herramientas de software para simulación en tiempo real y realizar la simulación funcional del sistema, para pasar a una etapa posterior, en donde se estudiará sobre el mismo ambiente de desarrollo la posibilidad de realizar la partición y síntesis del sistema. Ceballos, José Luis http://sedici.unlp.edu.ar:80/handle/10915/146014 2022-11-18T04:07:14Z 2001-01-01T00:00:00Z

Objeto de conferencia IX Jornadas de Jóvenes Investigadores de AUGM "Ciencia y tecnología para la integración regional" (Rosario, 2001) En este artículo se trata el desarrollo full custom de un filtro pasabajos OTA-C (Transconductor-Capacitor) con alta linealidad y especialmente dedicado a la gama de frecuencias de audio (0~20kHz). El diseño se basa en el uso de nuevos OTAs con alto rango de entrada lineal. Presenta un área de aproximadamente 1mm² y un consumo estático de potencia en el orden de 1mW. Técnicas cuidadosas de LAYOUT analógico han sido empleadas en la concepción del núcleo del circuito como así también en los PADs de entra-da/salida. El prototipo ha sido desarrollado en una tecnología analógica de 2 polisilicios y 2 metales, con 2.4μm de dimensión mínima de transistor. Resultados experimentales son presentados.

2001-01-01T00:00:00Z En este artículo se trata el desarrollo full custom de un filtro pasabajos OTA-C (Transconductor-Capacitor) con alta linealidad y especialmente dedicado a la gama de frecuencias de audio (0~20kHz). El diseño se basa en el uso de nuevos OTAs con alto rango de entrada lineal. Presenta un área de aproximadamente 1mm² y un consumo estático de potencia en el orden de 1mW. Técnicas cuidadosas de LAYOUT analógico han sido empleadas en la concepción del núcleo del circuito como así también en los PADs de entra-da/salida. El prototipo ha sido desarrollado en una tecnología analógica de 2 polisilicios y 2 metales, con 2.4μm de dimensión mínima de transistor. Resultados experimentales son presentados. Pascual, Héctor Osvaldo Rapallini, José Antonio Quijano, Antonio Adrián http://sedici.unlp.edu.ar:80/handle/10915/145669 2022-11-12T20:09:23Z 2001-01-01T00:00:00Z

Objeto de conferencia IX Jornadas de Jóvenes Investigadores de AUGM "Ciencia y tecnología para la integración regional" (Rosario, 2001) El objetivo del presente trabajo es mostrar la primera etapa en el desarrollo de un sistema de medida digital de impedancia en tiempo real, para un sistema eléctrico monofásico a su frecuencia fundamental (50 Hz), realizándose en esta etapa, según corresponde a la metodología de Codiseño Hardware/Software, el estudio del problema, la simulación y el análisis de los algoritmos. El resultado esperado del proyecto completo será la implementación de los algoritmos en un Circuito Integrado, para su uso como sistema embebido en el citado equipo. El cálculo de la impedancia se basa en el cociente de los fasores de tensión y corriente a la frecuencia deseada y para tal fin se analizan los filtros de Fourier, Coseno y Seno mostrándose el efecto que produce el ancho de ventana de datos sobre los algoritmos presentados, en función de esos resultados se caracterizará a los filtros anti-aliasing que se adapten correctamente y así determinar las especificaciones del circuito elec-trónico que resuelva el problema planteado.

2001-01-01T00:00:00Z El objetivo del presente trabajo es mostrar la primera etapa en el desarrollo de un sistema de medida digital de impedancia en tiempo real, para un sistema eléctrico monofásico a su frecuencia fundamental (50 Hz), realizándose en esta etapa, según corresponde a la metodología de Codiseño Hardware/Software, el estudio del problema, la simulación y el análisis de los algoritmos. El resultado esperado del proyecto completo será la implementación de los algoritmos en un Circuito Integrado, para su uso como sistema embebido en el citado equipo. El cálculo de la impedancia se basa en el cociente de los fasores de tensión y corriente a la frecuencia deseada y para tal fin se analizan los filtros de Fourier, Coseno y Seno mostrándose el efecto que produce el ancho de ventana de datos sobre los algoritmos presentados, en función de esos resultados se caracterizará a los filtros anti-aliasing que se adapten correctamente y así determinar las especificaciones del circuito elec-trónico que resuelva el problema planteado. Acquarone, César Osio, Jorge Rafael Hromek, Erik Salvatore, Juan Eduardo Montezanti, Diego Miguel Morales, Martín http://sedici.unlp.edu.ar:80/handle/10915/135635 2025-02-27T13:07:57Z 2017-01-01T00:00:00Z

Objeto de conferencia V Congreso Nacional de Ingeniería Informática/Sistemas de Información (CONAIISI) (Santa Fe, 2 y 3 de noviembre de 2017); Actas V Congreso Nacional de Ingeniería Informática/Sistemas de Información El presente trabajo tiene como objetivo mostrar el diseño y desarrollo de una plataforma IoT (internet de las cosas) como una importante herramienta para la implementación de algoritmos mediante software embebido, que posibilita resolver una amplia variedad de problemáticas mediante la conectividad wifi y el acceso remoto. La plataforma desarrollada consta de tres bloques importantes; un sistema embebido programable basado en un procesador Cortex M3, un módulo wifi esp8266 que provee la conectividad wifi y un software servidor programado en java mediante programación orientada a objetos que permite enviar y recibir datos, comandos y la medición de tiempos de transmisión de paquetes. Estas características le dan una gran potencialidad para el desarrollo de todo tipo de sistemas que interactúan con sensores, actuadores y requieren control y acceso de manera remota mediante IoT. Como aplicación inicial se implementó un sistema de control automático de temperatura e iluminación en un sistema domótico.

2017-01-01T00:00:00Z El presente trabajo tiene como objetivo mostrar el diseño y desarrollo de una plataforma IoT (internet de las cosas) como una importante herramienta para la implementación de algoritmos mediante software embebido, que posibilita resolver una amplia variedad de problemáticas mediante la conectividad wifi y el acceso remoto. La plataforma desarrollada consta de tres bloques importantes; un sistema embebido programable basado en un procesador Cortex M3, un módulo wifi esp8266 que provee la conectividad wifi y un software servidor programado en java mediante programación orientada a objetos que permite enviar y recibir datos, comandos y la medición de tiempos de transmisión de paquetes. Estas características le dan una gran potencialidad para el desarrollo de todo tipo de sistemas que interactúan con sensores, actuadores y requieren control y acceso de manera remota mediante IoT. Como aplicación inicial se implementó un sistema de control automático de temperatura e iluminación en un sistema domótico. Salina, Mauro David Osio, Jorge Rafael Cappelletti, Marcelo Ángel Morales, Martín http://sedici.unlp.edu.ar:80/handle/10915/130312 2025-02-27T13:13:16Z 2021-01-01T00:00:00Z

Objeto de conferencia XXVII Congreso Argentino de Ciencias de la Computación (CACIC) (Modalidad virtual, 4 al 8 de octubre de 2021); https://sedici.unlp.edu.ar/handle/10915/129809; Memorias del Congreso Argentino en Ciencias de la Computación - CACIC 2021 El presente proyecto se basa en la utilización de técnicas de Deep Learning, específicamente se realizó el modelado de redes neuronales convolucionales (CNN) capaces de clasificar distintas imágenes de objetos reciclables, estos modelos fueron probados con una clasificación binaria (reciclable-no_reciclable) y una clasificación multiclase (plástico-vidrio-metalpapel- carton, orgánico, no_reciclable). Además, se realizaron pruebas con modelos pre entrenados, utilizando aprendizaje por transferencia (Transfer Learning) para comparar resultados. Estos modelos fueron implementados utilizando como lenguaje de programación Python, apoyándose en el Framework de backend TensorFlow y la librería de alto nivel Keras. El modelo final se probó en una aplicación (beta) implementada también en Python sobre un mini computador Raspberry Pi y un módulo de cámara (picam) en donde se toman fotos y se aplica el modelo para realizar una clasificación en tiempo real. Workshop: WASI – Agentes y Sistemas Inteligentes

2021-01-01T00:00:00Z El presente proyecto se basa en la utilización de técnicas de Deep Learning, específicamente se realizó el modelado de redes neuronales convolucionales (CNN) capaces de clasificar distintas imágenes de objetos reciclables, estos modelos fueron probados con una clasificación binaria (reciclable-no_reciclable) y una clasificación multiclase (plástico-vidrio-metalpapel- carton, orgánico, no_reciclable). Además, se realizaron pruebas con modelos pre entrenados, utilizando aprendizaje por transferencia (Transfer Learning) para comparar resultados. Estos modelos fueron implementados utilizando como lenguaje de programación Python, apoyándose en el Framework de backend TensorFlow y la librería de alto nivel Keras. El modelo final se probó en una aplicación (beta) implementada también en Python sobre un mini computador Raspberry Pi y un módulo de cámara (picam) en donde se toman fotos y se aplica el modelo para realizar una clasificación en tiempo real. Barón, Sergio D. http://sedici.unlp.edu.ar:80/handle/10915/127559 2021-11-01T20:08:29Z 2004-01-01T00:00:00Z

Objeto de conferencia XII Jornadas de Jóvenes Investigadores AUGM (Curitiba, 2004) El codiseño de hardware software es una técnica que permite definir formalmente, prototipar e implementar sistemas muy eficientemente. En este trabajo vemos su aplicación al procesamiento digital del sonido. Utilizando una herramienta de diseño reconocida y versátil como es Ptolemy, hemos identificado la aptitud de modelos computacionales que encajan perfectamente a la hora de hacer procesamiento digital de audio. El modelo computacional SDF (Synchronous DataFlow) permite describir algoritmos estáticamente programados en los cuales el flujo de los datos es siempre el mismo. El procesamiento digital de audio para la generación de efectos, ecualización y síntesis de sonido es fundamentalmente lineal y estático, por lo tanto el dominio SDF es adecuado para describir este tipo de sistemas. El estudio se completa mediante la evaluación de las líneas de retardo, ecualizadores y reverberadores digitales, como algoritmos implementables. Por último veremos la capacidad de dividir nuestros diseños en ASICs utilizando VHDL y software para su implementación real y las ventajas que esto trae.

2004-01-01T00:00:00Z El codiseño de hardware software es una técnica que permite definir formalmente, prototipar e implementar sistemas muy eficientemente. En este trabajo vemos su aplicación al procesamiento digital del sonido. Utilizando una herramienta de diseño reconocida y versátil como es Ptolemy, hemos identificado la aptitud de modelos computacionales que encajan perfectamente a la hora de hacer procesamiento digital de audio. El modelo computacional SDF (Synchronous DataFlow) permite describir algoritmos estáticamente programados en los cuales el flujo de los datos es siempre el mismo. El procesamiento digital de audio para la generación de efectos, ecualización y síntesis de sonido es fundamentalmente lineal y estático, por lo tanto el dominio SDF es adecuado para describir este tipo de sistemas. El estudio se completa mediante la evaluación de las líneas de retardo, ecualizadores y reverberadores digitales, como algoritmos implementables. Por último veremos la capacidad de dividir nuestros diseños en ASICs utilizando VHDL y software para su implementación real y las ventajas que esto trae. Requena, Joaquín Rapallini, José Antonio http://sedici.unlp.edu.ar:80/handle/10915/127558 2021-11-01T20:08:31Z 2004-01-01T00:00:00Z

Objeto de conferencia XII Jornadas de Jóvenes Investigadores AUGM (Curitiba, 2004) Se presenta el diseño de un filtro digital versátil, donde se pueda variar el orden y la longitud de la ventana de datos dentro del entorno de los Filtros Coseno, Seno y Fourier. El dispositivo será utilizado en la detección de señales de frecuencias bajas (50 Hz) enmascaradas en ruido, presentes en todo ensayo de máquinas o elementos eléctricos. En este trabajo se realiza el diseño con lógica programable sobre dispositivos comerciales, optimizando las características de cada filtro para los componentes utilizados y realizando pruebas de laboratorio para ver la calidad de filtro obtenido. Con este procedimiento se trata de obtener una Descripción del Hardware (HDL) que contenga la mayor cantidad de casos de utilización práctica posible y a partir del HDL realizar el diseño del circuito de aplicación especifica (ASIC).

2004-01-01T00:00:00Z Se presenta el diseño de un filtro digital versátil, donde se pueda variar el orden y la longitud de la ventana de datos dentro del entorno de los Filtros Coseno, Seno y Fourier. El dispositivo será utilizado en la detección de señales de frecuencias bajas (50 Hz) enmascaradas en ruido, presentes en todo ensayo de máquinas o elementos eléctricos. En este trabajo se realiza el diseño con lógica programable sobre dispositivos comerciales, optimizando las características de cada filtro para los componentes utilizados y realizando pruebas de laboratorio para ver la calidad de filtro obtenido. Con este procedimiento se trata de obtener una Descripción del Hardware (HDL) que contenga la mayor cantidad de casos de utilización práctica posible y a partir del HDL realizar el diseño del circuito de aplicación especifica (ASIC). Gómez Asoia, Adrián Goncebat, Victor Osio, Jorge Rafael Sisti, Martín Aróztegui, Walter José Rapallini, José Antonio http://sedici.unlp.edu.ar:80/handle/10915/121950 2021-08-02T20:02:20Z 2011-01-01T00:00:00Z

Objeto de conferencia II Congreso de Microelectrónica Aplicada (μEA 2011) (La Plata, 7 al 9 de septiembre de 2011); Libro de Memorias: II Congreso de Microelectrónica Aplicada 2011 Este trabajo presenta un nuevo kit de desarrollo de freescale, diseñado especialmente para usar con la metodología de enseñanza planificada e implementada en la Cátedra de Circuitos Digitales y Microprocesadores de la Facultad de Ingeniería de la UNLP. Dicha cátedra forma parte del grupo de materias del área de especialización de Sistemas Digitales y Computadores. Es por esto, que los contenidos de la materia forman un nexo entre los sistemas lógicos y digitales y la arquitectura de computadores. Básicamente, se plantea una metodología teórico práctica en donde se dan los contenidos teóricos necesarios, para luego aplicarlos en la práctica mediante herramientas de desarrollo como software para simulación, programación y debugging en Circuito de microcontroladores de 8 bits de la Familia JMXX de Freescale. Estas herramientas van acompañadas del nuevo kit de desarrollo MC9S08 y varios periféricos que permiten combinar el diseño de circuitos digitales con la programación de Microcontroladores cumpliendo con los objetivos de la materia de forma íntegra. El kit está formado por 2 placas, una de ellas es el programador y debugger USBDM que permite programar y hacer debbugging en circuito de los programas realizado en el software codewarrior. La segunda placa, es la placa de desarrollo MC9S08, la cual permite programar cualquier microcontrolador de la familia MC9S08 posibilitando el acceso a todos los pines del mismo. Adicionalmente puede ser alimentada con un transformador externo entre 6,5 y 12V o mediante el puerto USB. También provee la posibilidad de programación en circuito mediante dicho puerto, prescindiendo del programador USBDM.

2011-01-01T00:00:00Z Este trabajo presenta un nuevo kit de desarrollo de freescale, diseñado especialmente para usar con la metodología de enseñanza planificada e implementada en la Cátedra de Circuitos Digitales y Microprocesadores de la Facultad de Ingeniería de la UNLP. Dicha cátedra forma parte del grupo de materias del área de especialización de Sistemas Digitales y Computadores. Es por esto, que los contenidos de la materia forman un nexo entre los sistemas lógicos y digitales y la arquitectura de computadores. Básicamente, se plantea una metodología teórico práctica en donde se dan los contenidos teóricos necesarios, para luego aplicarlos en la práctica mediante herramientas de desarrollo como software para simulación, programación y debugging en Circuito de microcontroladores de 8 bits de la Familia JMXX de Freescale. Estas herramientas van acompañadas del nuevo kit de desarrollo MC9S08 y varios periféricos que permiten combinar el diseño de circuitos digitales con la programación de Microcontroladores cumpliendo con los objetivos de la materia de forma íntegra. El kit está formado por 2 placas, una de ellas es el programador y debugger USBDM que permite programar y hacer debbugging en circuito de los programas realizado en el software codewarrior. La segunda placa, es la placa de desarrollo MC9S08, la cual permite programar cualquier microcontrolador de la familia MC9S08 posibilitando el acceso a todos los pines del mismo. Adicionalmente puede ser alimentada con un transformador externo entre 6,5 y 12V o mediante el puerto USB. También provee la posibilidad de programación en circuito mediante dicho puerto, prescindiendo del programador USBDM. Antonini, Luis Osio, Jorge Rafael Rapallini, José Antonio http://sedici.unlp.edu.ar:80/handle/10915/121949 2021-08-02T20:02:31Z 2011-01-01T00:00:00Z

Objeto de conferencia II Congreso de Microelectrónica Aplicada (μEA 2011) (La Plata, 7 al 9 de septiembre de 2011); Libro de Memorias: II Congreso de Microelectrónica Aplicada 2011 Los microcontroladores se encuentran presentes en la mayoría de los productos electrónicos que se fabrican y comercializan actualmente, cada vez son más utilizados con el objetivo de aumentar sustancialmente sus prestaciones, reducir su tamaño y costo. Es por esto que surge la necesidad de realizar este kit de desarrollo, su principal objetivo es la implementación de Sistemas Embebidos con la posibilidad verificar el sistema resultante. Para la realización de este kit se utiliza un microcontrolador NXP de la familia LPC 2400, la misma otorga soporte a numerosas interfaces que son ideales para aplicaciones de comunicaciones. El kit incluye una interfaz RS232, que se utiliza para programar el microcontrolador además de la finalidad que la aplicación le otorgue. Se proporcionan los requisitos de hardware para la implementación de un host USB con dos puertos. Cuenta con un conector SD de 4 bits, interfaz J-TAG y conector PS/2. Los pines no utilizados se encuentran accesibles.

2011-01-01T00:00:00Z Los microcontroladores se encuentran presentes en la mayoría de los productos electrónicos que se fabrican y comercializan actualmente, cada vez son más utilizados con el objetivo de aumentar sustancialmente sus prestaciones, reducir su tamaño y costo. Es por esto que surge la necesidad de realizar este kit de desarrollo, su principal objetivo es la implementación de Sistemas Embebidos con la posibilidad verificar el sistema resultante. Para la realización de este kit se utiliza un microcontrolador NXP de la familia LPC 2400, la misma otorga soporte a numerosas interfaces que son ideales para aplicaciones de comunicaciones. El kit incluye una interfaz RS232, que se utiliza para programar el microcontrolador además de la finalidad que la aplicación le otorgue. Se proporcionan los requisitos de hardware para la implementación de un host USB con dos puertos. Cuenta con un conector SD de 4 bits, interfaz J-TAG y conector PS/2. Los pines no utilizados se encuentran accesibles. Navarria, Leonardo José Rapallini, José Antonio Quijano, Antonio Adrián http://sedici.unlp.edu.ar:80/handle/10915/121948 2021-08-02T20:02:37Z 2011-01-01T00:00:00Z

Objeto de conferencia II Congreso de Microelectrónica Aplicada (μEA 2011) (La Plata, 7 al 9 de septiembre de 2011); Libro de Memorias: II Congreso de Microelectrónica Aplicada 2011 Uno de los motivos más importantes del resurgir de las redes neuronales en la década de los ochenta fue el desarrollo de la tecnología microelectrónica de alta escala de integración o VLSI (Very Large Scale Integration), debido a dos circunstancias. Por una parte, posibilitó el desarrollo de computadores potentes y baratos, lo que facilitó la simulación de modelos de redes neuronales artificiales de un relativamente alto nivel de complejidad, permitiendo su aplicación a numerosos problemas prácticos en los que demostraron un excelente comportamiento. Por otra parte, la integración VLSI posibilitó la realización hardware directa de redes neuronales como dispositivos de cálculo paralelo aplicables a problemas computacionalmente costosos, como visión o reconocimiento de patrones. En el presente trabajo se indican cómo se llega a generar una red neuronal en un arreglo reconfigurable y luego se utilizarán las herramientas más actuales disponibles para el diseño de contenidos a distancia para hacer transferencias de conocimientos sobre Redes Neuronales.

2011-01-01T00:00:00Z Uno de los motivos más importantes del resurgir de las redes neuronales en la década de los ochenta fue el desarrollo de la tecnología microelectrónica de alta escala de integración o VLSI (Very Large Scale Integration), debido a dos circunstancias. Por una parte, posibilitó el desarrollo de computadores potentes y baratos, lo que facilitó la simulación de modelos de redes neuronales artificiales de un relativamente alto nivel de complejidad, permitiendo su aplicación a numerosos problemas prácticos en los que demostraron un excelente comportamiento. Por otra parte, la integración VLSI posibilitó la realización hardware directa de redes neuronales como dispositivos de cálculo paralelo aplicables a problemas computacionalmente costosos, como visión o reconocimiento de patrones. En el presente trabajo se indican cómo se llega a generar una red neuronal en un arreglo reconfigurable y luego se utilizarán las herramientas más actuales disponibles para el diseño de contenidos a distancia para hacer transferencias de conocimientos sobre Redes Neuronales. Osio, Jorge Rafael Palomeque, Matías Rapallini, José Antonio http://sedici.unlp.edu.ar:80/handle/10915/121533 2021-07-13T20:02:06Z 2011-01-01T00:00:00Z

Objeto de conferencia II Congreso de Microelectrónica Aplicada (μEA 2011) (La Plata, 7 al 9 de septiembre de 2011); Libro de Memorias: II Congreso de Microelectrónica Aplicada 2011 El Protocolo USB se ha convertido en la interfaz universal por excelencia, no solo se encuentra disponible en las computadoras, sino también en la mayoría de los dispositivos que permiten lectura y reproducción de archivos en diversos formatos. De aquí surge la necesidad de implementar un sistema que permita detectar dispositivos USB esclavos y Memorias SD. Para la implementación del Sistema se ha utilizado una placa denominada “USBWiz”, la cual implementa el Host y mediante diferentes comandos permite la detección de dispositivos USB y memorias SD. Dicha placa también posibilita la detección de sistemas de archivos y de una amplia variedad de dispositivos HID. Mediante el diseño de una placa de control, se implementa una interfaz visual mediante un display LCD y un teclado que permiten recorrer el menú de opciones y entrar o salir de las mismas según se desee. Adicionalmente la placa de control contiene un sistema de encendido y apagado implementado en HW. Mediante la interfaz visual el usuario puede detectar los dispositivos conectados, determinar el espacio libre en dichos dispositivos y acceder a los mismos para analizar su contenido. Sección: Diseño con Microprocesadores e Interfaces

2011-01-01T00:00:00Z El Protocolo USB se ha convertido en la interfaz universal por excelencia, no solo se encuentra disponible en las computadoras, sino también en la mayoría de los dispositivos que permiten lectura y reproducción de archivos en diversos formatos. De aquí surge la necesidad de implementar un sistema que permita detectar dispositivos USB esclavos y Memorias SD. Para la implementación del Sistema se ha utilizado una placa denominada “USBWiz”, la cual implementa el Host y mediante diferentes comandos permite la detección de dispositivos USB y memorias SD. Dicha placa también posibilita la detección de sistemas de archivos y de una amplia variedad de dispositivos HID. Mediante el diseño de una placa de control, se implementa una interfaz visual mediante un display LCD y un teclado que permiten recorrer el menú de opciones y entrar o salir de las mismas según se desee. Adicionalmente la placa de control contiene un sistema de encendido y apagado implementado en HW. Mediante la interfaz visual el usuario puede detectar los dispositivos conectados, determinar el espacio libre en dichos dispositivos y acceder a los mismos para analizar su contenido. Antonini, Luis Osio, Jorge Rafael Rapallini, José Antonio http://sedici.unlp.edu.ar:80/handle/10915/121530 2021-07-13T20:02:11Z 2011-01-01T00:00:00Z

Objeto de conferencia II Congreso de Microelectrónica Aplicada (μEA 2011) (La Plata, 7 al 9 de septiembre de 2011); Libro de Memorias: II Congreso de Microelectrónica Aplicada 2011 La interfaz USB es lo suficientemente versátil para una amplia gama de dispositivos periféricos, entre ellos los pertenecientes a la clase de dispositivos de almacenamiento masivo o “Mass Storage”. En esta clase de dispositivos se encuentran los pen drives. Aquí surge la motivación de realizar un sistema embebido portátil que permita acceder a su memoria. Esta implementación se va a realizar utilizando el kit de desarrollo “Kit Educativo LPC2400”. En este kit se implementa un host USB a partir de un microcontrolador NXP, este dispositivo tiene los requerimientos de hardware para implementar el Host USB, un sistema de archivos FAT 32 y las funciones necesarias para controlar el sistema. El sistema cuenta con una interfaz RS232 para visualización y control desde una PC. Se puede detectar los dispositivos conectados, determinar el espacio libre en dichos dispositivos, leer el listado de archivos y carpetas de cada dispositivo, intercambiar archivos de un dispositivo a otro entre otras funciones. Sección: Diseño con Microprocesadores e Interfaces

2011-01-01T00:00:00Z La interfaz USB es lo suficientemente versátil para una amplia gama de dispositivos periféricos, entre ellos los pertenecientes a la clase de dispositivos de almacenamiento masivo o “Mass Storage”. En esta clase de dispositivos se encuentran los pen drives. Aquí surge la motivación de realizar un sistema embebido portátil que permita acceder a su memoria. Esta implementación se va a realizar utilizando el kit de desarrollo “Kit Educativo LPC2400”. En este kit se implementa un host USB a partir de un microcontrolador NXP, este dispositivo tiene los requerimientos de hardware para implementar el Host USB, un sistema de archivos FAT 32 y las funciones necesarias para controlar el sistema. El sistema cuenta con una interfaz RS232 para visualización y control desde una PC. Se puede detectar los dispositivos conectados, determinar el espacio libre en dichos dispositivos, leer el listado de archivos y carpetas de cada dispositivo, intercambiar archivos de un dispositivo a otro entre otras funciones. Namiot, Matías Capossio, Leonardo Rapallini, José Antonio Quijano, Antonio Adrián http://sedici.unlp.edu.ar:80/handle/10915/121416 2021-07-08T20:02:18Z 2011-01-01T00:00:00Z

Objeto de conferencia II Congreso de Microelectrónica Aplicada (μEA 2011) (La Plata, 7 al 9 de septiembre de 2011); Libro de Memorias: II Congreso de Microelectrónica Aplicada 2011 El objetivo de este trabajo es la implementación de un algoritmo de Mapas Auto-Organizativos (SOM, en inglés Self- Organizing Map) aplicable a un dispositivo programable del tipo FPGA (Field Programmable Gate Array) para procesar datos de diferentes problemas. Sección: Diseño de hardware FPGA

2011-01-01T00:00:00Z El objetivo de este trabajo es la implementación de un algoritmo de Mapas Auto-Organizativos (SOM, en inglés Self- Organizing Map) aplicable a un dispositivo programable del tipo FPGA (Field Programmable Gate Array) para procesar datos de diferentes problemas. Sisti, Martín Rapallini, José Antonio Quijano, Antonio Adrián http://sedici.unlp.edu.ar:80/handle/10915/121193 2021-07-06T04:05:59Z 2010-01-01T00:00:00Z

Objeto de conferencia I Congreso de Microelectrónica Aplicada (Buenos Aires, 5 al 7 de julio de 2010) Lo que se busca con este proyecto básicamente es la implementación de un sistema que adquiera medidas de temperatura, y que a la vez sea capaz de pronunciar la temperatura medida para que, por ejemplo, una persona invidente pueda tener acceso a estos datos. Al final de este documento se describen una serie de mejoras posibles para el sistema que por falta de tiempo y recursos no se han llevado a cabo.

2010-01-01T00:00:00Z Lo que se busca con este proyecto básicamente es la implementación de un sistema que adquiera medidas de temperatura, y que a la vez sea capaz de pronunciar la temperatura medida para que, por ejemplo, una persona invidente pueda tener acceso a estos datos. Al final de este documento se describen una serie de mejoras posibles para el sistema que por falta de tiempo y recursos no se han llevado a cabo. Osio, Jorge Rafael Rapallini, José Antonio Quijano, Antonio Adrián Ocampo, Jesús Matías Filomeno http://sedici.unlp.edu.ar:80/handle/10915/121191 2021-07-06T04:06:03Z 2010-01-01T00:00:00Z

Objeto de conferencia I Congreso de Microelectrónica Aplicada (Buenos Aires, 5 al 7 de julio de 2010) Este trabajo contempla la corrección de defectos en imágenes mediante el filtrado espacial no lineal. En general los filtros espaciales no lineales más conocidos son los filtros de orden estadístico, cuya respuesta está basada en el ordenamiento (ranking) de los píxeles contenidos en una zona de la imagen. El filtro de orden estadístico más conocido en el procesamiento digital de imágenes es el filtro de mediana. Dicho filtro es muy eficiente para la reducción de ruido “sal y pimienta” en una imagen. La Motivación de este trabajo es la corrección de defectos en imágenes médicas, más específicamente las imágenes radiográficas y algunas tomografías que tienen frecuentemente defectos del tipo antes mencionado. Para la simulación y análisis del sistema se ha utilizado Matlab y el toolbox IPT (toolbox de procesamiento de imágenes), dichas herramientas permiten realizar la simulación del filtro de media obteniendo resultados muy satisfactorios. Para la implementación final se ha utilizado una FPGA de xilinx, en la cual se ha realizado mediante la creación de 3 módulos principales, (generador de ventanas, ordenador de píxeles y contador de filas y columnas), un filtro de media de 9 píxeles.

2010-01-01T00:00:00Z Este trabajo contempla la corrección de defectos en imágenes mediante el filtrado espacial no lineal. En general los filtros espaciales no lineales más conocidos son los filtros de orden estadístico, cuya respuesta está basada en el ordenamiento (ranking) de los píxeles contenidos en una zona de la imagen. El filtro de orden estadístico más conocido en el procesamiento digital de imágenes es el filtro de mediana. Dicho filtro es muy eficiente para la reducción de ruido “sal y pimienta” en una imagen. La Motivación de este trabajo es la corrección de defectos en imágenes médicas, más específicamente las imágenes radiográficas y algunas tomografías que tienen frecuentemente defectos del tipo antes mencionado. Para la simulación y análisis del sistema se ha utilizado Matlab y el toolbox IPT (toolbox de procesamiento de imágenes), dichas herramientas permiten realizar la simulación del filtro de media obteniendo resultados muy satisfactorios. Para la implementación final se ha utilizado una FPGA de xilinx, en la cual se ha realizado mediante la creación de 3 módulos principales, (generador de ventanas, ordenador de píxeles y contador de filas y columnas), un filtro de media de 9 píxeles. Achilli, F. E. Gil, S. A. Rapallini, José Antonio Quijano, Antonio Adrián http://sedici.unlp.edu.ar:80/handle/10915/121190 2021-07-06T04:06:08Z 2010-01-01T00:00:00Z

Objeto de conferencia I Congreso de Microelectrónica Aplicada (Buenos Aires, 5 al 7 de julio de 2010) Se presenta el diseño del modulo de entada- salida del sistema de comunicación de datos VMEbus, cumpliendo con las especificaciones definidas en el estándar IEEE 1014-87 Revisión B.. En el desarrollo se utilizó estándares de comunicación, lenguajes de descripción de hardware, herramientas para el diseño de hardware-software, instrumental para la verificación del diseño y dispositivos lógicos programables para la implementación. El trabajo presenta el marco teórico, realiza la descripción general de la interfase y en particular el detalle del desarrollo de los bloques implementados, dando los conceptos necesarios para la comprensión del diseño en VHDL y su implementación en FPGA.

2010-01-01T00:00:00Z Se presenta el diseño del modulo de entada- salida del sistema de comunicación de datos VMEbus, cumpliendo con las especificaciones definidas en el estándar IEEE 1014-87 Revisión B.. En el desarrollo se utilizó estándares de comunicación, lenguajes de descripción de hardware, herramientas para el diseño de hardware-software, instrumental para la verificación del diseño y dispositivos lógicos programables para la implementación. El trabajo presenta el marco teórico, realiza la descripción general de la interfase y en particular el detalle del desarrollo de los bloques implementados, dando los conceptos necesarios para la comprensión del diseño en VHDL y su implementación en FPGA. Mazzeo, Héctor Hugo Rapallini, José Antonio Aróztegui, Walter José Quijano, Antonio Adrián Ocampo, Jesús Matías Filomeno http://sedici.unlp.edu.ar:80/handle/10915/121188 2021-07-06T04:06:11Z 2010-01-01T00:00:00Z

Objeto de conferencia I Congreso de Microelectrónica Aplicada (Buenos Aires, 5 al 7 de julio de 2010) Se presenta un método didáctico para el diseño e implementación de sistemas de tiempo real (STR). Dada la especificación del STR, los alumnos trabajan en su modelado con Redes de Petri, con el lenguaje ADA para generar la simulación funcional y con VHDL para llegar a la implementación final realizada con herramientas de diseño comerciales. Para ilustrar el método se muestran dos aplicaciones con sistemas empotrados y según la partición realizada a partir de los conceptos de Codiseño Hardware- Software (CoHS), se utiliza lógica programable para su resolución.

2010-01-01T00:00:00Z Se presenta un método didáctico para el diseño e implementación de sistemas de tiempo real (STR). Dada la especificación del STR, los alumnos trabajan en su modelado con Redes de Petri, con el lenguaje ADA para generar la simulación funcional y con VHDL para llegar a la implementación final realizada con herramientas de diseño comerciales. Para ilustrar el método se muestran dos aplicaciones con sistemas empotrados y según la partición realizada a partir de los conceptos de Codiseño Hardware- Software (CoHS), se utiliza lógica programable para su resolución.