Subir material

Suba sus trabajos a SEDICI, para mejorar notoriamente su visibilidad e impacto

 

Simulador de memoria cache

Tipo de documento: Objeto de conferencia

Resumen

El proyecto consiste en el desarrollo de un programa simulador de arquitecturas de memoria cache que permite observar las tasas de aciertos y fallos en la memoria cache y los cambios en los tiempos de ejecución de programas en una computadora según la presencia o no de distintas configuraciones de tipo de memoria. Con este proyecto quisimos corroborar algunos de los resultados vistos en la materia Organización del Computador. El programa no solamente resultó ser útil para el propósito enunciado anteriormente sino que también constituye una herramienta didáctica muy efectiva para la enseñanza de la materia.

Información general

Fecha de exposición: septiembre 2002
Fecha de publicación: 2002
Idioma del documento: Español
Evento: Concurso de Trabajos Estudiantiles (EST 2002) - JAIIO 31 (Santa Fe, 9 al 13 de septiembre de 2002)
Institución de origen: Sociedad Argentina de Informática e Investigación Operativa
Páginas: 18-29

Descargar archivos

Icon
Documento completo
Descargar archivo (227.1Kb) - PDF
 
Creado el: 2 de septiembre de 2025
Disponible en SEDICI desde: 2 de septiembre de 2025
Por favor, utilice uno de estos identificadores(URI) para citar o enlazar este ítem:
  • https://sedici.unlp.edu.ar/handle/10915/183557

    • Este ítem aparece en la(s) siguiente(s) colección(ones)

    Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0) Excepto donde se diga explícitamente, este item se publica bajo la siguiente licencia Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)