Busque entre los 168782 recursos disponibles en el repositorio
Mostrar el registro sencillo del ítem
dc.date.accessioned | 2012-09-20T14:52:09Z | |
dc.date.available | 2012-09-20T14:52:09Z | |
dc.date.issued | 2004 | |
dc.identifier.uri | http://sedici.unlp.edu.ar/handle/10915/21279 | |
dc.description.abstract | En las primeras etapas del proyecto se trabajará principalmente en el análisis y diseño del circuito lógico requerido para las principales componentes del procesador: unidad de control, contador de programa, banco de registros, ALU, etc. En estas etapas se utilizaran estrategias para minimizar la complejidad del circuito buscando reducir la cantidad de componentes y conexiones. La parte principal de proyecto consistirá en la implementación sobre un simulador de los circuitos diseñados. Finalmente se procederá a la prueba de funcionamiento y análisis de los diagramas de señales generadas por los circuitos construidos. | es |
dc.format.extent | 145-148 | es |
dc.language | es | es |
dc.subject | Education | es |
dc.subject | procesador RISC | es |
dc.subject | informática | es |
dc.subject | circuitos simulados | es |
dc.title | Las principales componentes de un procesador RISC como circuitos simulados | es |
dc.type | Objeto de conferencia | es |
sedici.creator.person | Aguirre, Guillermo | es |
sedici.description.note | Eje: Informática educativa | es |
sedici.subject.materias | Ciencias Informáticas | es |
sedici.description.fulltext | true | es |
mods.originInfo.place | Red de Universidades con Carreras en Informática (RedUNCI) | es |
sedici.subtype | Objeto de conferencia | es |
sedici.rights.license | Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5) | |
sedici.rights.uri | http://creativecommons.org/licenses/by-nc-sa/2.5/ar/ | |
sedici.date.exposure | 2004-05 | es |
sedici.relation.event | VI Workshop de Investigadores en Ciencias de la Computación | es |
sedici.description.peerReview | peer-review | es |