Upload resources

Upload your works to SEDICI to increase its visibility and improve its impact

 

Show simple item record

dc.date.accessioned 2012-09-25T11:26:25Z
dc.date.available 2012-09-25T11:26:25Z
dc.date.issued 2003
dc.identifier.uri http://hdl.handle.net/10915/21390
dc.description.abstract En este trabajo se propone la arquitectura básica de un microprocesador de tipo RISC, de ancho de palabra de datos parametrizable, diseñado para ser implementado sobre tecnología FPGA (Field Programmable Gate Array). El mismo está orientado especialmente a aplicaciones en sistemas embebidos, por lo que se pretende optimizar el uso de memoria de programa, manteniendo además un buen desempeño temporal de ejecución. Se hace hincapié en la reducción de dependencias entre instrucciones y otros aspectos que facilitan las optimizaciones de compilación y la generación de código eficiente temporal y espacialmente. Otro objetivo importante del diseño es reducir su complejidad, sobre todo teniendo en cuenta el tipo de tecnología de implementación a utilizar. es
dc.format.extent p. 113-117 es
dc.language es es
dc.title 6617: arquitectura RISC de ancho de palabra de datos parametrizable para implementaciones sobre tecnología FPGA es
dc.type Objeto de conferencia es
sedici.creator.person Gillig, Julián U. da Silva es
sedici.creator.person Sagreras, Miguel A. es
sedici.creator.person Dams, Alberto es
sedici.description.note Eje: Arquitectura es
sedici.subject.materias Ciencias Informáticas es
sedici.subject.eurovoc arquitectura es
sedici.subject.eurovoc tecnología es
sedici.subject.eurovoc informática es
sedici.subject.keyword microprocesador de tipo RISC es
sedici.subject.keyword tecnología FPGA (Field Programmable Gate Array) es
sedici.description.fulltext true es
mods.originInfo.place Red de Universidades con Carreras en Informática (RedUNCI) es
sedici.subtype Objeto de conferencia es
sedici.rights.license Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)
sedici.rights.uri http://creativecommons.org/licenses/by-nc-sa/2.5/ar/
sedici.date.exposure 2003-05 es
sedici.relation.event V Workshop de Investigadores en Ciencias de la Computación es
sedici.description.peerReview peer-review es
sedici.subject.acmcss98 Microprocessors es
sedici.subject.acmcss98 Gate arrays es


Files in this item

This item appears in the following Collection(s)

Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5) Except where otherwise noted, this item's license is described as Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)