Subir material

Suba sus trabajos a SEDICI, para mejorar notoriamente su visibilidad e impacto

 

Mostrar el registro sencillo del ítem

dc.date.accessioned 2021-07-08T14:01:13Z
dc.date.available 2021-07-08T14:01:13Z
dc.date.issued 2011
dc.identifier.uri http://sedici.unlp.edu.ar/handle/10915/121399
dc.description.abstract Los dispositivos de lógica programable permiten realizar diseños de circuitos digitales con gran flexibilidad en la definición de los sistemas, relativa alta velocidad de funcionamiento, rapidez en el desarrollo entre el prototipado y la implementación final, versatilidad para el re-uso de estructuras ya diseñadas, etc. Estas ventajas, respecto a implementaciones en software o con hardware dedicado, hacen de la lógica programable una opción creciente para el procesamiento digital de señales. El paralelismo inherente a los arreglos mencionados es de vital importancia para la implementación de algoritmos de sumas y multiplicaciones en paralelo, como los requeridos en filtrado, análisis espectral, etc., sacando ventaja apreciable a las realizaciones en software, particularmente las que requieren gran densidad de cálculos como el caso del vídeo. Asimismo, la flexibilidad en la definición del ancho de palabra para el procesamiento de datos permite optimizar los recursos utilizados ya que el hardware se puede definir adaptándose a los requerimientos de precisión finita solicitados en las especificaciones. Por último, cabe señalar que los nuevos dispositivos, entre sus bloques y celdas, incorporan DSPs como primitivas, brindando la posibilidad de implementar en un mismo sistema, bloques diseñados en HDL con códigos de programas que corran en los DSPs realizados en forma tradicional. El diseño de sistemas de procesamiento de señales, control y comunicaciones, entre otros, utiliza en forma creciente las herramientas computacionales de cálculo, modelado y simulación. La aparición de nuevas herramientas que permiten obtener un código de descripción de hardware a partir de un modelo de simulación, ha permitido dar un salto en el desarrollo de los sistemas mencionados, integrando todos los pasos de diseño en una sola línea de trabajo, y acortando la brecha que había entre el modelo en bloques para simulación en punto flotante, y el código de descripción de hardware final que implementa el diseño, normalmente en punto fijo. es
dc.format.extent 4-4 es
dc.language es es
dc.subject DSP es
dc.subject FPGA es
dc.subject HDL es
dc.title DSP con FPGA usando herramientas de conversión de modelos de simulación a HDL es
dc.type Objeto de conferencia es
sedici.identifier.isbn 978-950-34-0749-3 es
sedici.creator.person Yelpo, Víctor es
sedici.creator.person Costa, Diego es
sedici.description.note Sección: Tutoriales – Resúmenes es
sedici.subject.materias Ingeniería es
sedici.description.fulltext true es
mods.originInfo.place Centro de Técnicas Analógico-Digitales es
sedici.subtype Resumen es
sedici.rights.license Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)
sedici.rights.uri http://creativecommons.org/licenses/by-nc-sa/4.0/
sedici.date.exposure 2011-09
sedici.relation.event II Congreso de Microelectrónica Aplicada (μEA 2011) (La Plata, 7 al 9 de septiembre de 2011) es
sedici.description.peerReview peer-review es
sedici.relation.bookTitle Libro de Memorias: II Congreso de Microelectrónica Aplicada 2011 es


Descargar archivos

Este ítem aparece en la(s) siguiente(s) colección(ones)

Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0) Excepto donde se diga explícitamente, este item se publica bajo la siguiente licencia Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0)