Busque entre los 171448 recursos disponibles en el repositorio
Mostrar el registro sencillo del ítem
dc.date.accessioned | 2021-07-08T15:23:09Z | |
dc.date.available | 2021-07-08T15:23:09Z | |
dc.date.issued | 2011 | |
dc.identifier.uri | http://sedici.unlp.edu.ar/handle/10915/121416 | |
dc.description.abstract | El objetivo de este trabajo es la implementación de un algoritmo de Mapas Auto-Organizativos (SOM, en inglés Self- Organizing Map) aplicable a un dispositivo programable del tipo FPGA (Field Programmable Gate Array) para procesar datos de diferentes problemas. | es |
dc.format.extent | 49-52 | es |
dc.language | es | es |
dc.subject | Redes neuronales | es |
dc.subject | FPGA | es |
dc.subject | SOM | es |
dc.subject | VHDL | es |
dc.subject | Self- Organizing Map | es |
dc.title | Mapas auto-organizativos dentro de un FPGA | es |
dc.type | Objeto de conferencia | es |
sedici.identifier.isbn | 978-950-34-0749-3 | es |
sedici.title.subtitle | Redes neuronales | es |
sedici.creator.person | Namiot, Matías | es |
sedici.creator.person | Capossio, Leonardo | es |
sedici.creator.person | Rapallini, José Antonio | es |
sedici.creator.person | Quijano, Antonio Adrián | es |
sedici.description.note | Sección: Diseño de hardware FPGA | es |
sedici.subject.materias | Ingeniería | es |
sedici.description.fulltext | true | es |
mods.originInfo.place | Centro de Técnicas Analógico-Digitales | es |
sedici.subtype | Objeto de conferencia | es |
sedici.rights.license | Creative Commons Attribution-NonCommercial-ShareAlike 4.0 International (CC BY-NC-SA 4.0) | |
sedici.rights.uri | http://creativecommons.org/licenses/by-nc-sa/4.0/ | |
sedici.date.exposure | 2011-09 | |
sedici.relation.event | II Congreso de Microelectrónica Aplicada (μEA 2011) (La Plata, 7 al 9 de septiembre de 2011) | es |
sedici.description.peerReview | peer-review | es |
sedici.relation.bookTitle | Libro de Memorias: II Congreso de Microelectrónica Aplicada 2011 | es |