Este trabajo propone el desarrollo de un sistema embebido que permita la conversión de información digital a señales sincrónicas. El sistema se diseña manteniendo las interfaces y dimensiones de los conversores similares ya existentes, siendo apto como reemplazo de éstos de forma transparente. Por otro lado, se establecen parámetros de configuración del conversor, para que futuros desarrolladores puedan ajustar la calidad de la señal obtenida en función de las características de la unidad de proceso seleccionada. Con el desarrollo propuesto se busca contar con un conversor de bajo costo que pueda ser utilizado como prototipo en la implementación de cadenas sincrónicas, logrando la síntesis digital de una señal sincrónica de alta resolución.