El trabajo propone la construcción de una herramienta con interfaz intuitiva capaz de generar arquitecturas hardware de reconocimiento de patrones a partir de un conjunto de especificaciones de alto nivel ingresadas por el usuario. La salida de la herramienta es código de descripción hardware sintetizable (VHDL) que se utiliza para la configuración de una FPGA. Se propone que la herramienta facilite todas las etapas del desarrollo de sistemas de reconocimiento de patrones visuales.
Notas
Eje: Arquitectura, redes y sistemas operativos
Información general
Fecha de exposición:junio 2006
Fecha de publicación:2006
Idioma del documento:Español
Evento:VIII Workshop de Investigadores en Ciencias de la Computación
Institución de origen:Red de Universidades con Carreras en Informática (RedUNCI)
Excepto donde se diga explícitamente, este item se publica bajo la siguiente licencia Creative Commons Attribution-NonCommercial-ShareAlike 2.5 Argentina (CC BY-NC-SA 2.5)