Implementación de sumadores rápidos Carry-Select en FPGA

Abstract

En este artículo se presenta una implementación eficiente de sumadores carry-select en FPGA. Se ajustó el diseño del los sumadores a las restricciones impuestas por las FPGAs pertenecientes a la familia Virtex II de Xilinx. Se analizaron varios sumadores con operandos de hasta 512 bits y con bloques condicionales de diferentes tamaños. Se verificó que dependiendo del tamaño de estos bloques, los sumadores carry-select implementados en este trabajo poseen mejores tiempos de computo respecto de los sumadores ripple-carry. Además se obtuvo una expresión matemática que puede utilizarse para determinar aproximadamente, en términos de velocidad, el tamaño óptimo de los bloques que conforman al sumador carry-select.