Dependências de controle em arquiteturas super escalares e mecanismos para o seu tratamento

Abstract

Este trabalho analisa as dependências de controle em arquiteturas Super Escalares. Neste contexto, este trabalho avalia as limita cões fundamentais do desempenho de processadores pipeline e superescalares dando ênfase as dependências de controle. Por este motivo, as principais t écnicas empregadas na redu cão do custo de desvios são discutidas e os resultados esperados, assim como os problemas envolvidos em cada uma das t ecnicas, são analisados. Por m, apresentamos sugestoes e tendencias na arquitetura de processadores paralelos a n vel de instru cão.

This work analizes the superscalar processors control dependency. In this context, this work analizes the fundamental limitations in the performance of pipelined and superscalar processors foccusing the control dependency. Thus, the basic schemes used to reduce the branch penalties are discussed and the expected results and problems are analized. Finally, suggestions and trends in the instruction-level parallel processors architecture are discussed.