Busque entre los 168506 recursos disponibles en el repositorio
Mostrar el registro sencillo del ítem
dc.date.accessioned | 2017-05-15T12:44:25Z | |
dc.date.available | 2017-05-15T12:44:25Z | |
dc.date.issued | 2017-05-15 | |
dc.identifier.uri | http://sedici.unlp.edu.ar/handle/10915/60159 | |
dc.description.abstract | En este trabajo se detalla el estado actual del diseño de la plataforma de cálculos de Alta Performarce (HPRC). Como objetivo principal se pretende especificar la selección final de componentes, así como la interconexión entre los mismos basándonos en la topología de comunicación seleccionada y la cantidad de recursos empleados por cada periférico. También se analizarán brevemente los costos de los componentes elegidos, debido a la necesidad de lograr una herramienta de bajo costo, y la topología de diseño elegida. Como conclusión final se dará una breve reseña de la continuación del proyecto. | es |
dc.format.extent | 363-367 | es |
dc.language | es | es |
dc.subject | plataforma de cálculos de alta performarce | es |
dc.title | Plataforma de cálculo basada en tecnología reconfigurable | es |
dc.type | Objeto de conferencia | es |
sedici.identifier.isbn | 978-950-34-1453-8 | es |
sedici.creator.person | Osio, Jorge Rafael | es |
sedici.creator.person | Anderson, Jorge | es |
sedici.creator.person | Kunysz, Eduardo | es |
sedici.creator.person | Rapallini, José Antonio | es |
sedici.description.note | Sección: Electrotecnia. | es |
sedici.subject.materias | Electrotecnia | es |
sedici.description.fulltext | true | es |
mods.originInfo.place | Facultad de Ingeniería | es |
sedici.subtype | Resumen | es |
sedici.rights.license | Creative Commons Attribution 4.0 International (CC BY 4.0) | |
sedici.rights.uri | http://creativecommons.org/licenses/by/4.0/ | |
sedici.date.exposure | 2017-04 | |
sedici.relation.event | IV Jornadas de Investigación, Transferencia y Extensión de la Facultad de Ingeniería (ITE) (La Plata, 2017) | es |
sedici.description.peerReview | peer-review | es |