Consistencia de memoria en sistemas DVSM

Abstract

Las arquitecturas paralelo, obtenidas combinando varios procesadores, pueden suministrar potencia de cómputo ordenes de magnitud superior a las arquitecturas de procesador único. Un aspecto clave que diferencia a estas arquitecturas es el mecanismo de soporte para la comunicación. En las arquitecturas de pasaje de mensaje cada procesador tendrá a su propia memoria local solo accesible por el mismo, requiriendo que los procesos se comuniquen a través de mensajes explícitos. Contrariamente, multiprocesadores con un espacio único de memoria, sistemas SM, al permitir que toda la memoria pueda accederse desde los distintos procesadores, posibilita una comunicación con operaciones de lectura y escritura en memoria. Los sistemas SM, referidos usualmente como rígidamente acoplados, proporcionan una memoria global la cual ser a accesible por igual por todos los procesadores. Esto permite compartir datos a través de un mecanismo uniforme de lectura/escritura sobre la memoria común, UMA, aunando facilidad de programación y portabilidad. Como contrapartida estos sistemas estarán expuestos a un incremento en la contención y latencia de los accesos a memoria, afectando perfomance y escalabilidad.