Los análisis y comparaciones desarrollados en el presente trabajo tienen como objetivo lograr estimaciones de tiempos de subida y bajada y tiempos de propagación de una compuerta inversora diseñada en tecnología CMOS de 500 nm sin carga.
Esta propuesta se enmarca en un proyecto mayor, el cual tiene como fin el diseño de una librería de celdas CMOS (compuertas estáticas, biestables, etc) y la correspondiente caracterización de cada uno de sus componentes.